Riviera-PROでPlatform Designerで作成したシステムの機能シミュレーションを実行

はじめに

このドキュメントでは、Riviera-PROでIntel Platform Designerプロジェクト(旧Qsys)の機能シミュレーションを実行するために必要な手順について説明します。フローを説明するために、Platform Designerのシステムデザインチュートリアルを使用します。

必要条件と制限

このアプリケーションノートでは、以下を前提としています:

  1. 以下のソフトウェアがインストールされ、ライセンスが付与されていること:

    • Intel Quartus® Prime Pro 23 以降と、必要なすべてのデバイスがインストールされていること。

    • Riviera-PRO 2023.10移行

  2. このアプリケーションノートで使用するPlatform Designerのシステムデザインチュートリアルのサンプル(qsys_pro_tutorial_design_arria_10_17p0.zip)をダウンロードしました。Platform Designer Tutorial Design Exampleの Web ページからダウンロードできます。

Platform Designer でデザインを生成する

  1. qsys_pro_tutorial_design_arria_10_17p0.zipアーカイブを解凍します。このドキュメントはC:\My_Designsの場所を使用します。

  2. Quartus Prime Proの環境を開きます。

  3. HomeページにあるOpen Projectボタンをクリックし、解凍したアーカイブのメインフォルダからA10.qpfファイルを選択します。

    Figure 1. Quartus Prime Proの環境

  4. 左側のTasksペインまたはToolsメニューからPlatform Designerを選択し、Platform Designerを開きます。

  5. Platform Designer の起動時に表示されるOpen Systemウィンドウで、SystemタブのPlatform Designer systemフィールドに pattern_generator_system.qsys ファイルを指定します。次に、Openボタンでデザインを開きます。

    Figure 2. Platform DesignerのOpen Systemウィンドウ

    NOTE: オープン時、デザインで使用されているすべての IP コアを最新バージョンにアップグレードするよう求められます。プロンプトが表示されたらこの操作を確認し、完了後にデザインを保存します。

  6. MainメニューのGenerateメニューから、Generate HDLオプションを選びます。Generationウィンドウが開きます。

    Figure 3. Platform Designerの環境

  7. GenerationウィンドウのSynthesisカテゴリーで、Create HDL design files for synthesisリストのNoneを選択し、すべてのチェックボックスをオフにします。

  8. Simulation カテゴリーで、Create simulation modelリストからVerilogを選び、Riviera-PROチェックボックスが選択されていることを確認します。

    Figure 4. Platform DesignerのGenerationウィンドウ

  9. Generate ボタンをクリックして生成プロセスを開始します。

  10. Platform Designerでシミュレーション・モデルを生成すると、rivierapro_setup.tclスクリプトがQsys_Pro_tutorial_design_Arria_10_17p0\pattern_generator_system\sim\aldecフォルダに生成されます。

Platform Designerデザインのシミュレーション実行

  1. Riviera-PRO.を開きます。rivierapro_setup.tclスクリプトを指すように場所を変更します。コンソールから次のコマンドを実行します:

    cd C:/My_Designs/Qsys_Pro_tutorial_design_Arria_10_17p0/pattern_generator_system/sim/aldec
    

    または、ファイルシステムウィンドウを使って移動することもできます.

    Figure 5. Riviera-PROでPlatform Designerスクリプトにアクセス

  2. Filesystemウィンドウでrivierapro_setup.tclをダブルクリックして、HDL Editorウィンドウでスクリプトを開きます。

    このスクリプトは必要な環境変数を設定し、必要なライブラリのコンパイル、デザインファイルのコンパイル、シミュレーションの初期化を行うエイリアスを宣言します。スクリプトはそのまま実行できますが、必要に応じてエイリアスを変更することもできます。下の表はエイリアスコマンドの説明です:

    エイリアス

    内容

    dev_com

    デバイスライブラリファイルのコンパイル

    com

    デザインファイルのコンパイル

    elab

    トップレベルデザインを作成し、シミュレーションを初期化します。トップレベルデザインはスクリプトのTOP_LEVEL_NAME変数で定義

    elab_debug

    Elaborates the top level design with optimizations disabled (-dbg and -o2 are passed to asim) and initializes simulation.

    ld

    すべてのライブラリとデザインファイルをコンパイルし、トップレベルデザインをエラボレートし、シミュレーションを初期化

    ld_debug

    すべてのライブラリとデザインファイルをコンパイルし、トップレベルデザインをエラボレートし、最適化を無効にしてシミュレーションを初期化(-dbgと-o2が渡されます)

    Table 1. rivierapro_setup.tclスクリプトで定義されたエイリアス

  3. スクリプトを実行します。コンソールから以下のコマンドを実行します:

    do rivierapro_setup.tcl
    

    スクリプトが実行されると、新しいデザインが作成され有効になります。

    Figure 6. Platform Designerで作成したシステムをRiviera-PROでロード

  4. コンソールからdev_comコマンドを実行します。

    NOTE: Intelライブラリがすでにインストールされている場合は、この手順を省略できます。ただし、グローバルライブラリの可視性を確保するために、以下のライブラリのローカルバージョンと空のバージョンをデタッチする必要があるかもしれません。これは、Library ManagerウィンドウのコンテキストメニューからアクセスできるDetachオプションで行うことができます。

    これにより、以下のライブラリーがコンパイルされます:

    • altera, altera_ver

    • altera_lnsim, altera_lnsim_ver

    • altera_mf, altera_mf_ver

    • lpm, lpm_ver

    • sgate, sgate_ver

    • twentynm, twentynm_ver

    • twentynm_hip, twentynm_hip_ver

    • twentynm_hssi, twentynm_hssi_ver

  5. コンソールからcomコマンドを実行します。デザインソースファイルがコンパイルされます。

  6. コンソールからelabコマンドを実行します。シミュレーションが初期化されます。

  7. コンソールからrun 40usコマンドを実行してシミュレーションを実行します。

まとめ

Intel Platform Designer プロジェクトはRiviera-PROで正常にシミュレーションできます。Intel Platform Designerでのシステム作成の詳細については、次のリンクを参照してください:

https://www.intel.com/content/www/us/en/docs/programmable/683364/18-1/creating-a-system-with.html

Riviera-PROでPlatform Designerプロジェクトのシミュレーションがうまくいかない場合は、カスタマポータルからアルデックサポートに連絡してください。



Printed version of site: www.aldec.com/jp/support/resources/documentation/articles/2256