Versal ACAPのような複雑なSoC FPGAのシミュレーションには何が必要ですか？ 2月 08 Aldec @ DAC 2023：FPGAおよびSoC向け設計検証ツールとソリューションを紹介 6月 26 Riviera-PROがAMD® Versal™ ACAPデザインのシステムシミュレーションをサポート 6月 14 航空電子機器業界で高まる TLM のニーズ 5月 18 アルデックとタレスがCertification Together International Conference 2023で共同発表 5月 01 すべてのニュースを表示
cocotbによるVHDL/SystemVerilog RTL検証環境 ～ Pythonで記述できるテストベンチ ～ 11月 20 (ウェブセミナー, Tokyo, Japan ) FPGA デザイン検証を一言で言うと 第1弾 11月 27 (ウェブセミナー, Tokyo, Japan ) Mastering SoC Design and Verification for DO-254 Compliance – Balancing Complexity and Safety (Hosted by ConsuNova) 1月 23 (ウェブセミナー, Online) Simplifying DO-254 Compliance for FPGA Designs – A Practical Approach (EU) 2月 06 (ウェブセミナー, Online) Simplifying DO-254 Compliance for FPGA Designs – A Practical Approach (US) 2月 06 (ウェブセミナー, Online) すべてのイベントを表示
Navigating COTS-IP in DO-254 – Strategies for Safe and Efficient FPGA Design (Hosted by ConsuNova) Static and Dynamic CDC Verification of AXI4 Stream-based IPs The Development and Evolution of Verilog & SystemVerilog Using OSVVM’s AXI4 Verification Components (Part 2) Writing Tests and Configuring the AXI4 VCs Using OSVVM’s AXI4 Verification Components (Part 1) Creating the AXI4 Testbench / Test Harness すべてのウェブセミナーを表示
