会社概要

アルデック(Aldec, Inc.)は業界をリードするEDAツール・ベンダとして、革新的なデザイン作成、シミュレーション、検証ソリューションをリリースし、大規模FPGA/ASIC/SoCや組み込みシステム・デザインの開発に採用されています。プロダクトラインの表示(pdf)

使用中のユーザは3万5000人以上、全世界にパートナー50社以上です。全世界にオフィスを構え、43ヶ国に販売網を拡げ、デザイン検証の分野で確固たる実績があります。

市場

market

アルデックの世界市場シェアはFPGA向けの混合言語RTLシミュレータの分野で38%です(FPGAメーカから直販のOEMシミュレータを除く)。

アルデックの進出している分野は、政府関係、軍事、航空宇宙、通信、自動車、その他安全が重視される分野などです。主要なユーザには、IBM, GE, Qualcomm, Texas Instruments, Applied Micro, Hewlett Packard, 東芝, Intel, NEC, 三菱, LG, 日立, NASA, Invensys, Westinghouse, Raytheon, パナソニック, Lockheed Martin, Samsung(順不同)が含まれます。

また数多くの新進ベンチャー企業および各種・教育機関等にご利用頂いています。アルデックのEDA検証ツールのユーザはデザインのパフォーマンス・アップや開発期間短縮、コスト削減に成功しています。

アルデック・ジャパン株式会社 概要

  • 社名:      アルデック・ジャパン株式会社 
                     (英文名 Aldec Japan K.K.)
  • 所在地:   〒160-0023 東京都新宿区西新宿3-3-13
                     西新宿水間ビル 6F
  • 設立:      2007年4月2日
  • 資本金:  1,500万円
  • 代表者: 代表取締役 ダグマラ・ハイデューク
  • 取引銀行: 三菱東京UFJ銀行 麹町中央支店
  • 業務内容: 米国アルデック社製品の日本国内における販売、技術サポート、保守業務
  • 取扱製品: Active-HDL、Riviera-PRO、ALINT、ALINT-PRO-CDC、HES-7、HES-DVM 他
  • 個人情報の取り扱いについてはこちらをご参照ください

特許技術

  • US Patent#4,791,357: Electronic circuit board testing system and method
  • US Patent#4,827,427: Instantaneous incremental compiler for producing logic circuit
  • US Patent#5,479,355: System and method for closed loop operation of schematic designs with electrical hardware
  • US Patent#5,051,938: Simulation of selected logic circuit designs
  • US Patent#6,578,133: MIMD Array of Single Bit Processors for Processing Logic Equations in Strict Sequential Order
  • US Patent#6,915,410: Compiler synchronized multi-processor programmable logic device with direct transfer of computation results among processor
  • US Patent#7,003,746: Method and apparatus for accelerating the verification of application specific integrated circuit designs 

沿革

2021
  • AWS上でのASIC/SoCプロトタイピング向けマルチFPGAパーティショニングソリューションをリリース
  • VHDL 2019をサポートしたActive-HDL 12.0をリリース
2020
  • RISC-V IP/SoC検証ソリューションを提供
  • Microchip FPGAのRTLシミュレーションアクセラレーションをリリース
  • DO-254プロジェクト用のALINT-PROツール品質データパッケージを追加
2019
  • Microsemi® Polarfire™ および SmartFusion2™用の組み込み開発プラットフォームを追加
  • FMCドーターカードの最も包括的なポートフォリオを提供
  • 高速合成ツール SyntHESerをリリース
  • EDAにおいて設立35周年
2018
  • ALINT-PRO にリセット・ドメイン・クロッシング (RDC) 検証機能を追加
  • ネットワーク組込みソリューションをリリース
  • QuickLogic が eFPGA シミュレーションフローにおける Aldec との提携を発表
2017
  • ALINT-PRO に SystemVerilog デザインルールチェックを追加
  • 超高速取引プラットフォーム用 FPGA ベースのアクセラレータボードを開発
  • Xilinx Zynq 上の PSとPLの HW/SW協調シミュレーションと協調デバッグをサポート
  • セーフティクリティカルなFPGAデザイン検証用に有限ステートマシン・カバレッジを提供
  • HES-DVM による ASIC プロトタイピング用マルチ FPGA デザインパーティショニングを提供
2016
  • ADAS 組み込みソリューションをリリース
  • HESエミュレーション/プロトタイピングプラットフォームに最大規模の Xilinx® Ultrascale™を追加
  • Xilinx® Zynq™メインボードとFMCドーターカードで構成する TySOM 製品ラインをリリース
  • ASICデジタルデザイン向けプレシリコン検証スペクトラムを開発
2015
  • ハイブリッド・コ・エミュレーションで ARM® Fast Modelをサポート
  • CTS 物理テストシステムを、50以上の DO-254 成功プロジェクトに提供
  • ALINT-PRO の CDC 検証機能をリリース
  • 業界最大容量クラスである 288M ASICゲート搭載の FPGA ベースプロトタイピングシステムを開発
2014
  • EDAにおいて設立30周年
  • Active-HDL 10.1をリリース、64-bitシミュレーションをサポート
  • Elbit SystemsがAldec DO-254/CTSを採用
  • UVM検証環境に視覚マッピングソリューションを導入
  • Spec-TRACER™に要求レビューアを導入、DO-254の新たな課題に対応
  • UVM 1.2ライブラリをサポート
2013
  • 高位合成ソリューションNEC CyberWorkBench®の販売を開始
  • 要求ライフサイクル管理Spec-TRACER™をリリース
  • Fast Trackオンライントレーニングを開始
  • 日立がALINT™を次世代FPGAの設計に導入
2012
  • HES-7でSoC/ASICプロトタイプ市場に参入
  • 中国でBest FPGA Design & Verification Platform Providerを受賞
  • Aldec Cloudをリリース
  • DO-254トレーニング・プログラムを開始
  • VHDL検証のOSVVMを共同で開始
2011
  • 英国オフィス開設、欧州カスタマーのサポートを強化
  • アヴネット・アジアパシフィック、アルデックのFPGAシミュレータを販売
  • UVM 1.0, OVM 2.1.2およびVMM 1.1.1aのサポート
  • Mirror-Box™デバッギング技術
  • 4 MHzのデザイン・エミュレータをリリース
  • 中国で最も優秀なFPGAデザイン・検証プロバイダとなる
2010
  • アルティウム、Altium Designerにアルデックのシミュレータを搭載
  • Active-HDL: 中国で最も優秀なFPGAデザイン・シミュレーション・ツールに選ばれる
  • 台湾とイスラエルにオフィスを開設
  • VHDL IEEE 1076-2008のサポートをリリース
2009
  • アヴネット・ジャパン、アルデックのFPGAシミュレータの販売開始
  • ALINT用のDO-254デザイン・ルール・ライブラリをリリース
  • インドにオフィスを開設
2008
  • ALINT™をリリース: デザイン・ルール・チェッカ (STARC – ASICメーカー11社のコンソーシアム)
2007
  • 日本にオフィスを開設
  • DO254-CTS (準拠ツール・セット) をリリース
  • ラティス®セミコンダクタ (Nasdaq: LSCC) と戦略的OEM契約を締結
  • アクテルのプロトタイピング・ソリューションをリリース – RTAX-SアンチヒューズFPGA/フラッシュFPGAデバイス
2006
  • EETIMES、FPGAユーザ調査でアルデックを第3位に認定 (シンプリシティ、アルテラの次)
  • 中国の北京と上海にオフィスを開設
  • ClockConversion™の特許を取得 (ASICのクロックをFPGAテクノロジに変換する技術)
2005
  • 32ビット・64ビットのシミュレーション技術をベースに最適化されたVerilogシミュレータをリリース
2004
  • SystemVerilogとSystemCのシステム・レベル・デザイン・ツールをリリース
2003
  • ハードウェア・エミュレーション、アクセラレーション、プロトタイピング・ソリューションのHES™をリリース
2002
  • Riviera-PRO™をリリース: 共通カーネル、マルチ・プラットフォームの混在言語HDLソフトウェア・シミュレータ
  • Nevada Economic Commissionから、2002年のSouthern Nevada Distinguished Business of the Yearに認定される
2000
  • シンプリシティ® (Nasdaq: SYNP) と戦略的OEM契約を締結
1999
  • サイプレス® (NYSE: CY) と戦略的OEM契約を締結
1997
  • Active-HDL™をリリース: グラフィカル・デザイン・エントリ/混合言語シミュレータ
1996
  • ザイリンクス® (Nasdaq: XLNX) と戦略的OEM契約を締結
1992
  • Active-CAD™ をリリース - Windowsベースのスケマティック・ゲートレベル・シミュレータ
1985
  • SUSIE™ (Standard Universal Simulator for Improved Engineering), DOSシミュレータをリリース
1984
  • 創立

Ask Us a Question
x
Ask Us a Question
x
Captcha ImageReload Captcha
Incorrect data entered.
Thank you! Your question has been submitted. Please allow 1-3 business days for someone to respond to your question.
Internal error occurred. Your question was not submitted. Please contact us using Feedback form.
We use cookies to ensure we give you the best user experience and to provide you with content we believe will be of relevance to you. If you continue to use our site, you consent to our use of cookies. A detailed overview on the use of cookies and other website information is located in our Privacy Policy.