プロトタイピング FPGAでのSoC/ASIC/ASSPプロトタイピング デザインのターゲットがASICか、ASSPかFPGAかに関わらず、デザインのプロトタイピングは検証手法としてチップ開発プロジェクトの中で不可欠なものになっています。デザインの規模・構成によって、プロトタイピングのハードウェア構成や応用するテクノロジには色々なものがありますが、どのような場面でも、その汎用性と成熟度から、FPGAベースのプラットフォームが事実上の標準になっています。FPGAは市場で豊富に販売されているので、ほぼどの用途でも、DSP、RAM、論理リソースなどの要件を満たすFPGAは割と簡単に見つけられます。今では、FPGAはプリミティブと呼ばれる基本的な論理エレメントの他に、マイクロプロセッサやペリフェラルのPHYブロックなどの複雑なブロックを持っており、高速通信インタフェースやPCI Express、USB、SATA、QSFP+など色々な規格を盛り込んだシステム・オンチップ (SoC) をインプリメントできます。 こうした高機能なFPGAを使ってプロトタイピングプラットフォームを新規に組み立てるのは、時間がかかる上にリスクがあります。アルデックのHES™ プロトタイピング・プラットフォームなどのソリューションはそういったリスクを軽減し、信頼性の高いプロトタイプを短期間で構築できます。 スケーラブルなHESプロトタイピング・プラットフォーム 最先端のFPGAプロトタイピングボードの設計は、開発、生産およびテストに数ヶ月もかかり、しかも経験豊富なハードウェア設計チームでなければできない仕事です。成功の秘訣は、デザインのプロトタイピングに見合った適切な市販のハードウェアプラットフォームを選ぶことです。うまく選べば、プロジェクトスケジュール内で多大な時間とリソースを節約できます。 アルデックのHESプロトタイピング・プラットフォームは、現時点で最高性能のFPGAを搭載し、ロジックリソースも柔軟に対応し、プロトタイピングのどんな課題にも対応します。しかもFMCインターコネクト規格に準拠したペリフェラル用のドーターカードも豊富に用意されています。 HES Proto-AXI Interconnect HES Proto-AXIインターコネクトのおかげで、さまざまな検証ツールで繰返し避けることができます。 PCI Express高速リンクを使用してHESボードをワークステーションホスト接続、または高速シリアルIO GTXレーンで組込みホスト（ARM Cortex-Aプロセッサを搭載したZynqデバイス）に接続します。 このデザインは一般的なAMBA AXI4インターフェイスに接続できます。 テスト環境の迅速な開発を可能にするために、使いやすいC/C++ APIとPythonラッパーがLinuxおよびWindowsオペレーティングシステムで提供されます。 マルチFPGAでのデザイン・パーティショニング FPGAでのプロトタイピングでは、どんな検証ツールでも確実に最高速の実行が約束されますが、一方でマルチFPGA構成でのデザインの場合、複雑なパーティショニングがあり、相互接続を指定したり複数のデバイスにまたがるマルチクロックドメインを管理したりといった課題が生まれます。こうした部分については、時間がかかりエラーも起こしやすい手作業や、場合によってはFPGAプロトタイピングを使うためにだけ必要なデザイン修正を避ける意味でも、EDAツールのサポートがあった方が確実です。このような問題に対応するために、アルデックはHES-DVM Protoツールを提供します。新しいパーティショニングユーティリティを装備し、ASICクロックをFPGAで使える構成に変換できます。HES-DVM Protoではクロックドメインとプロトタイピングボード接続用リソースを掴むことができるので、よい判断をしたり、FPGAプロトタイプで高いクロックレートを実現したりすることができるようになります。 ARM Cortexのサポート HESは ARM® デュアルコア Cortex™-A9 MPCore™ 向けのアプリケーション開発をサポートします。ユーザーは Xilinx Zynq™ All Programmable 7000 や MPSoC シリーズを最大限活用できます。汎用の計算能力を必要とするプロジェクトでは、ARM Cortex-A9プロセッサのシリアル処理能力を活かしつつ、業界最大のFPGAの並列処理能力を活かして色々なマーケットに向けたアプリケーションを実現できるようになるだけでなく、ARMプロセッサを活用してオンボードの組込みソフトウェア駆動のテストベンチも確立できます。 RTAX/RTSXのプロトタイピング アルデックのRTAX/RTSXプロトタイピング・ソリューションはMicrochipの航空宇宙設計システム用RTAX-S/SL, RTAX-DSP, RTSX-SUに向けた、リコンフィギュラブル・プラットフォームです。従来の宇宙規格のOTP (ワンタイムプログラマブル) アンチヒューズ型FPGAとは違い、アルデックのプロトタイプアダプタは Microchip™ の ProASIC3E FPGA を使用しています。そのため、プロトタイプのデザインにおいてはルーティングの柔軟性がより高く、より多くのスイッチが使える上、省電力でもあり、不揮発性メモリの再プログラムも可能で、ネットリストの最適化もできます。
