Event Details

セーフティクリティカルFPGAデザインの要件ベース検証にSVAを使用しよう！
Date: Wed, August 28, 2024
Time: 3:00 PM - 4:00 PM (JPT)

 

要件ベース検証は、セーフティクリティカルなシステムで使用されるFPGAデザインの一般的な検証プロセスです。要件ベース検証の有効性は、要件の品質と精度に左右されます。アサーションベース検証を用いた制約付きランダム検証などの検証手法は、デザインおよび検証プロセスの早い段階で曖昧な要件や不完全な要件を特定するのに役立ちます。さらにアサーションによってデザインの観測性を高めることができるため、デバッグ時間を大幅に短縮することができます。これにより、新たなバグの探索に費やせる時間が増加し、検証品質の向上につながります。本ウェビナでは、SystemVerilogアサーションを使用して要件の最適化および検証する方法を紹介します