Open Source VHDL Verification Methodology（OS-VVM）ユーザグループがDACにてVHDL設計者に先進のテスト手法を公開します
San Francisco – 2012年5月31日 – Aldec, Inc., （以下アルデック）は、先進の検証テスト手法をVHDL設計者に提供するOpen Source VHDL Verification Methodology（以下OS-VVM™）が利用可能であることを今年初めに発表しました。アルデックはVHDLデザインコミュニティを引き続きサポートするというコミットメントを再度強調しつつ、来週の Design Automation Conference (DAC 49) にて、OS-VVMコミュニティの最初のユーザグループ・ミーティングを主催します。
| イベント: | OS-VVMユーザグループ・ミーティング |
| 開催日: | 6月4日 月曜日 (DAC Free Monday) |
| 時間: | 2:00pm – 3:00pm |
| 場所: | DAC 49 サンフランシスコ Mosconeコンベンションセンター |
| アルデック主催 – Booth #2126 |
プレゼンター:
Jim Lewis, Synthworks （OS-VVM パッケージの設計者）
Jerry Kaczynski, Aldec （リサーチエンジニア）
アジェンダ:
• OS-VVM 概要
• 議題
o OS-VVM現在の状況と将来の開発プラン
o OS-VVMユーザフォーラムとコミュニティの重要性
o 将来のVHDL標準レビジョン
• 質疑応答
o OS-VVMパッケージの設計者であるJim Lewisがその場で、皆さまのご質問に回答します。
ユーザグループ・ミーティングには参加できないが、OS-VVMについて学習したい方は、 www.os-vvm.org にアクセスしてください。
OS-VVMについて
OS-VVMは、インテリジェントなカバレッジ（カバレッジドリブン・ランダマイゼーション）とダイレクテッド、アルゴリズム、ファイルベースおよび制約付きランダムテスト・アプローチの混在を可能とするインテリジェントなテストベンチ手法です。この手法は必要に応じて、部分的にも全体でも利用可能です。OS-VVMにより、ユーザは新しい言語を学習したり、既存の テストベンチやテストベンチモデルを破棄することなく、現在のテストベンチに先進の検証手法を追加することができます。 www.os-vvm.org
アルデックについて
アルデック（本社 Henderson, Nevada）は、エレクトロニクス・デザイン検証のインダストリ・リーダです。RTLデザイン作成、RTLシミュレータ、ハードウェア・アシステッド検証、デザインルールチェック、IPコア、DO-254機能検証および軍事／航空宇宙向けソリューションといったパテントを取得したテクノロジを提供しています。 www.aldec.com
Aldecはアルデックの商標です。その他全ての商標または登録商標は当該各社に帰属します。
| Media Contact: |
アルデック・ジャパン株式会社 |