アルデック、FPGA配線リソースを最適化して消費電力とパフォーマンスを改善するソリューションを発表Date: 2012/12/20 Type: ReleaseHenderson, NV - 2012年12月20日 – Aldec, Inc. (以下アルデック) は、高機能のデザインのスタティック解析・チェックソリューション、ALINT™ 2012.12をリリースしました。ALINTはASIC/FPGA設計のRTLデザインの早い段階で致命的な問題を発見することで検証時間を短縮できるソリューションです。ALINT 2012.12はパフォーマンスがさらに改善され、チームタスク管理ユーティリティと最新のプレミアムルール・ライブラリを装備しました。このライブラリのチェッカを利用することで、最新の大規模FPGAにターゲットしたデザインの配線リソースを最適化することが可能になります。 ソフトウェア部門プロダクトマネージャであるDmitry Melnikのコメント：「それぞれのデバイスファミリにおける配置配線のターゲットは固有ですが、ルーティングリソースの管理がまずいとリソースの使用率やパフォーマンス、消費電力にマイナスの影響が出ます。RTLの場合、配線を考えないデザインスタイルでは後の配置配線ツールでの選択肢が狭まってしまいます。そのため余分な配線キャパシティと遅延ができてしまい、消費電力の増加、パフォーマンス低下につながってしまいます。対照的に、配線を考えたデザイン技法であれば、配線使用率が改善され、配置配線ツールでターゲットデバイスが使用する面積が小さくなり、より品質の高い結果が得られます。」 新ルールライブラリで対応可能なコアエリア ALINT 2012.12のプレミアムルール・ライブラリの新しいチェッカで、次の3つの核心的問題が解決できます。 1. 異なるレベルのデザイン階層へのロジック配置 (階層的デザイン) 2. ファンアウトを増やす準最適な階層間インターコネクト 3. I/Oポートにおけるレジスタの問題 ALINTのプレミアムルール・ライブラリでサポートされるガイドラインは、論理合成ツールや配置配線ツールでデバイスリソースをより効率的に活用できるようにするものです。新規ルールはFPGAデザインのみならずASICデザインでも、複数のFPGAボードでプロトタイピングする場合に同様にメリットがあります。プロトタイピングでのパーティショニングやリソース管理は時に非常に難しいことがあります。 ALINT 2012.12の供給状況 ALINT 2012.12は現在提供中です。FPGA配線リソース最適化用のプレミアムルール・ライブラリプラグインはアドオン・オプションとして提供致します。 価格についてはアルデック・ジャパンまでお問い合わせください。 新機能・改善点などのリリースノート、および30日間の無償評価について詳細をご希望の方は、www.aldec.com/products/alintをご覧ください。 アルデックについて アルデック（本社 Henderson, Nevada）は、エレクトロニクス・デザイン検証のインダストリ・リーダです。RTLデザイン作成、RTLシミュレータ、ハードウェア・アシステッド検証、デザインルールチェック、IPコア、DO-254機能検証および軍事／航空宇宙向けソリューションといったパテントを取得したテクノロジを提供しています。www.aldec.com Aldecはアルデックの商標です。その他全ての商標または登録商標は各所有者に帰属します。 Media Contact: アルデック・ジャパン株式会社 宮島 健 03-5312-1791sales-jp@aldec.comwww.aldec.com
