日立電線株式会社、ALINT™を次世代FPGA開発に採用Date: 2013/01/07 Type: ReleaseHenderson, NV – 2013年1月7日 – 半導体産業におけるデザイン・検証ソリューションのリーディングプロバイダであるAldec, Inc.（以下アルデック） は、日立電線株式会社（本社：東京都千代田区、以下「日立電線」）が、情報ネットワーク機器向けFPGAデザインフローのRTLレビュー・検証プロセスのツールとしてALINT™ を採用したことを発表しました。 日立電線は、市販されている中で最大規模のFPGAをターゲットした最新のデザインに対してALINTによる広範囲な分析を行いました。エンジニアリング部門からは、FPGAデザインフローに採用するための必要条件として、バグの早期検出、自動コードレビューおよび組織内で一律のRTLコーディングスタイルを徹底できることが要求されていましたが、ALINTはこの条件をクリアしました。 日立電線 情報デバイス事業本部 情報システム事業部 コアテクノロジ開発部 部長の瀬戸康一郎氏のコメント：「一般的にデザインサイクル全体の70%を検証が占めると言われていますが、それを考えればFPGAデザインフローの非常に早い段階で検証を開始した方が、バグ修正のコストと効率が最適になるはずです。ALINTを使い始めてから、現在のRTLデザインから致命的な問題をいくつか発見しました。その1つは複雑な階層に関わる問題で、発見できなければ深刻なルーティング遅延が発生するところでした。また、アルデック・ジャパンのアプリケーションチームはSTARCルールに基づく自動コードレビューと当社環境に欠かせない問題を検出するカスタムデザインポリシーに労を惜しまず協力してくれました。これまで、アルデックの製品は多くの点で、優れた成果を上げるとともに、開発コスト全体の削減にも役立つことが証明されています。」 アルデックのソフトウェア部門プロダクトマネージャのDmitry Melnikのコメント：「日立電線様に現行から将来のFPGAデザインツールとしてアルデックを選んで頂けたことを大変光栄に思います。また、今後も日立電線様との協業を通じて日本での事業を発展させていきたいと思います。今日、FPGAデザインはASICデザインと同じくらい複雑になっています。FPGAデザインチームが従来はASIC向けだったツールやデザインポリシーに関心を持つことも増えています。大きなFPGAユーザーベースで有名なアルデックは、ALINTにFPGA設計者にとって不可欠な機能を多く盛り込みました。具体的には、FPGAメーカーのプリミティブやコンパイル済みのFPGAメーカーライブラリを独自にサポートし、違反の誤検出率が最も低く、競合とは頭ひとつ抜けた製品になっています。今回、日立電線様が採用を決定したことで、再びこれが証明されたことになります。」 日立電線について 日立電線は、「エネルギー」と「情報」の分野で時代が求める「伝える」技術を追求し続けています。その事業領域は現在、産業インフラ、電機・自動車部品、情報デバイス、金属材料といった各分野へと拡大。これからも日立電線は、エネルギーや情報を、より速く、確実に、効率よく伝えるための多様な製品・サービスを開発し、様々な分野へ提供し続けることで、世界各地のお客様をサポートし、社会に貢献していきます。www.apresia.jp アルデックについて アルデック（本社 Henderson, Nevada）は、エレクトロニクス・デザイン検証のインダストリ・リーダです。RTLデザイン作成、RTLシミュレータ、ハードウェア・アシステッド検証、デザインルールチェック、IPコア、DO-254機能検証および軍事／航空宇宙向けソリューションといったパテントを取得したテクノロジを提供しています。www.aldec.com Aldecはアルデックの商標です。その他全ての商標または登録商標は各所有者に帰属します。 Media Contact: アルデック・ジャパン株式会社 宮島 健 03-5312-1791sales-jp@aldec.comwww.aldec.com
