アルデック、Military & Aerospace Programmable Logic Devices Symposium (MAPLD) でプレゼンテーションを講演Date: 2013/04/08 Type: ReleaseHenderson, NV – 2013年4月8日 – Aldec, Inc. (以下アルデック) は、Microsemi, The Boeing Company, Northrop Grumman Corporationその他の有力メーカーと共に、2013年4月9〜12日に米国カリフォルニア州サンディエゴで開催されるMilitary and Aerospace Programmable Logic Devices Symposium (MAPLD) で講演することになりました。 MAPLDは、プログラマブル・デバイスの軍事・航空宇宙の分野への応用に関する先進的な研究を発表するイベントです。アルデックは設計と検証に関するトピック2つを発表します。どちらのトピックも、軍事と航空宇宙の分野では継続的に高い関心を集めています。 UVM入門 - ハードウェア設計者のための高抽象度検証概要: UVMテスト環境の一般的構成について紹介し、すぐにトランザクションとパケット–TLMの重要なデータ構造–の話題へと移行する。UVM内部要素とテストデザインとのブリッジを構成する「仮想インタフェース」の概念を特に重視しつつ、シーケンス、ドライバおよびモニタ (トランザクションとパケットを処理するコンポーネント) を説明する。プレゼンテーションの最後に、データ分析を担当するUVMコンポーネントおよび全体をUVM環境にラッピングするコンポーネントについて議論する。トップレベルモジュールからテスト環境を設定する方法についても紹介する。高集積度FPGAバリデーション・検証向けハイブリッド・プラットフォーム概要: 高集積度フィールドプログラマブル・ゲートアレイ (FPGA) の登場とともにデザインのサイズとシステムの複雑性が増大し続ける中、検証の段階が開発チームにとって益々決定的に重要になってきている。現在の軍事・防衛産業では、デザインは現地配備前に適切に検証・バリデーションされなければならない。数百万ゲート規模のFPGAを採用したデザインでは、数十億ものテストサイクルが必要となり、これは数時間、いや数日間のレジスタ・トランスファレベル (RTL) シミュレーションが必要ということになる。シミュレータだけでは、ハードウェア設計者と検証エンジニア双方のニーズを満たすことはできない。 MAPLD運営者はテクニカル・セッションの記録をポッドキャストで配信します。このシンポジウム終了後、有料で (登録来場者は無料で) こちらからダウンロードできます。 SEE/MAPLDについて 今年は、MAPLDはSingle-Event Effects (SEE) Symposiumに参加します。SEEはマイクロエレクトロニクス、光電子デバイス、回路およびシステムのシングルイベント効果 (SEE) のあらゆる側面を考えるイベントです。軍事・航空宇宙関連のプログラマブルロジック・デバイスのプレゼンテーションでは、軍事・航空宇宙分野でのプログラマブルロジックの応用について考え、特に高高度および宇宙空間という極限状況における正確な動作を重視します。SEE/MAPLDには産業展示会が併設されます。 アルデックについて アルデック（本社 Henderson, Nevada）は、エレクトロニクス・デザイン検証のインダストリ・リーダです。RTLデザイン作成、RTLシミュレータ、ハードウェア・アシステッド検証、デザインルールチェック、IPコア、DO-254機能検証および軍事／航空宇宙向けソリューションといったパテントを取得したテクノロジを提供しています。www.aldec.com Aldecはアルデックの商標です。その他全ての商標または登録商標は各所有者に帰属します。 Media Contact: アルデック・ジャパン株式会社 宮島 健 03-5312-1791sales-jp@aldec.comwww.aldec.com
