アルデック、Spec-TRACER™を発表 – セーフティクリティカルなFPGA/ASIC設計の要求ライフサイクル管理Date: 2013/05/20 Type: ReleaseCertification Together International Conference (CTIC), Toulouse, France – 2013年5月20日 – CTICのプラチナスポンサーで、FPGA/ASIC向け混合言語シミュレータと高機能設計ツールのパイオニアであるAldec, Inc. (以下アルデック) は、本日、Spec-TRACER™ のリリースを発表しました。セーフティクリティカル性の重視される、厳格な認証基準のある業界で非常に有効な、新しい要求ライフサイクル管理ソリューションです。航空宇宙業界ではDO-254、自動車ではISO 26262、工業用途ではIEC 61508/61511、原子力産業ではIEC 61513などの認証規格があります。 FPGAやASICの開発過程が要求と比較してどうか、管理・記録することはますます複雑な作業になっていますが、認証のためには不可欠であり、高品質・高信頼性・安全かつ規格に準拠した製品を開発するのに決定的な役割を果たすようになっています。 アルデックのDO-254プログラムマネージャ、Louie De Lunaのコメント：「Spec-TRACERは、DO-254のトレーサビリティを完成させるために、まさに航空宇宙業界が待ち望んでいたものです。開発サイクル全体をトレーサビリティによって確実にカバーすることは、製品がトップレベルのデザイン要求からHDLソースコードまで、検証試験からテストベンチ、さらにシミュレーション結果まで、要求主導のプロセスで設計・試験されたことを証明するのに不可欠です。」 Spec-TRACERはFPGA/ASIC開発サイクルを通じて、要求を継続的・効果的に管理・操作・追跡するのを支援し、プロジェクトを軌道に乗せて予算内に完成させるためのツールです。そのために、要求把握、トレーサビリティ、要求バージョン追跡、結果管理およびレポーティングなどの要求エンジニアリングを合理化・自動化します。 Spec-TRACERの発売バージョン (2013.05) の機能: 仕様インポート (MS Word, MS Excel, DOORSから), 変更の影響分析, 要求カバレッジ分析。事前定義またはユーザー定義のトレーサビリティレポート, マルチユーザーアクセス (チーム開発において関係者がより効率的に協力・意思伝達できる)。さらに、要求・テスト計画・HDLソースコード間のトレーサビリティリンクを簡単に設定可能で、多方面のトレーサビリティレポートを自動生成します。 供給状況 Spec-TRACER 2013.05はFPGAとASICの設計用に開発されたツールで、商用のWindowsベース設計ツールとシミュレータとセットで、現在ご利用頂けます。 詳しい情報や、ホワイトペーパーと評価版のダウンロードについては、 www.aldec.com/products/spec-tracerをご覧ください。 アルデックについて アルデック（本社 Henderson, Nevada）は、エレクトロニクス・デザイン検証のインダストリ・リーダです。RTLデザイン作成、RTLシミュレータ、ハードウェア・アシステッド検証、デザインルールチェック、IPコア、DO-254機能検証および軍事／航空宇宙向けソリューションといったパテントを取得したテクノロジを提供しています。 www.aldec.com Aldecはアルデックの商標です。その他全ての商標または登録商標は各所有者に帰属します。 Media Contact: アルデック・ジャパン株式会社 宮島 健 03-5312-1791sales-jp@aldec.comwww.aldec.com
