FirstEDA、Verification Futures EuropeでアルデックのFPGA協調エミュレータを紹介

Henderson, NV – 2016年2月2日 – Aldec, Inc. （以下［アルデック」）はVerification Futures 2016の「ゴールドスポンサー」としてプレゼンテーションを発表しました。 Verification Futures は TVS の運営する1日のカンファレンス、展示会および企業交流会です。 Verification Futures は ASIC/FPGA 検証に特化したヨーロッパで最大のイベントで、今年は2016年2月4日に英国レディングで開催されました。

 

アルデックの代理店である FirstEDA の Alex Grove 氏は『Using FPGAs to accelerate verification of your next ASIC: Introducing the FPGA Co-emulator』というタイトルでプレゼンテーションを行いました。グローブ氏はハードウェア・アシステッド・ベリフィケーションとRTLシミュレータに特に詳しいアルデック・ソリューションのエキスパートです。今回のプレゼンテーションの要約を次に示します。

 

「検証高速化のニーズが今までになく高くなっています。製品の売れる時期が短くなり、製品も複雑化が進んでいるため、テスト期間を長く取る必要があります。 ASIC IP と SoC プラットフォームのほとんどは工程のどこかで FPGA を使って検証されます。このタスクはASICのFPGAプロトタイピングと呼ばれるものです。このようなプロトタイプは最終製品としてのチップに最も近いモデルで、おもにソフトウェアの検証とテスト、それに実際のインタフェースと同じ速度でのテストに使います。

 

同時に、こうしたシステムの性能やスケーラビリティの問題から、FPGAが検証に使われる機会が増えています。こうしたシステムはASICのFPGAプロトタイピングとは機能の面で非常に違います。FPGAを採用することで、検証サイクルの面で最高性能が出せるため、レグレッション・テストに最適です。XilinxのUltraScaleの登場によって、FPGAベース検証の性能は今までで最高になりました。

 

今回の短いプレゼンテーションでは、FPGA協調エミュレータを紹介し、その典型的な使用例を2つ検討します。

• ハードウェア依存ソフトウェア （HdS）の検証
• UVMシミュレーション・アクセラレーション

 

Verification Futuresについて

Verification Futures は TVS 主催で、ハードウェア・ベリフィケーションの課題を議論するイベントです。エンドユーザーはベンダーと交流しながら現在未来の検証の課題を明確化し、ソリューションを考え出していくことができます。また、ヨーロッパ在住の他の検証エンジニア達と交流し情報交換できる素晴らしいチャンスです。登録と詳細については、www.testandverification.com をご覧ください。

 

アルデックについて
アルデックは1984年設立の、エレクトロニクス・デザイン検証のインダストリ・リーダです。RTL設計、RTLシミュレータ、ハードウエア・アシステッド・ベリフィケーション、SoCおよびASICプロトタイピング・システム、エミュレーション、デザインルールチェック、CDC検証、VIPトランザクタ、要求ライフサイクル管理、DO-254機能検証および軍事／航空宇宙向けソリューションといったパテントを取得したテクノロジを提供しています。 www.aldec.com