コード品質を早い段階でチェックしてエンジニアリングの生産性を向上

アルデックのActive-HDLがユニット・リンティングをサポート

 

Henderson, NV – 2018年2月5日 – ASIC/FPGAデザイン向けHDL混合言語シミュレーションとハードウェア・アシステッド・ベリフィケーションのパイオニアである Aldec, Inc. （以下「アルデック」）は、ユニット・リントチェック機能を Active-HDL™ 10.5 に追加しました。ここでの「ユニット」とはHDLコードの1ブロックを指しています。今回の新機能はバックグラウンドでリントチェックを行うことで、設計環境を離れずに制作中のコードをすぐに品質チェックにかけることが可能となります。これにより、事前に信頼性を高めておいてから（フル）チップレベルのリントチェックを開始できるので、長い目で見て生産性の向上に役立ちます。

 

アルデック社Active-HDLプロダクトマネージャRadek Nawrotのコメント:
「プロジェクトのコーディング段階でコード単位でのユニット・リントチェックを実行することで、プロジェクト後半での問題発生のリスクを最小限に抑え、単なる修正によるデザイン変更の繰り返しを減らすこに役立ちます。また、ユニット・リントチェックは製品ライフサイクルの早い段階で社内のコーディング規則を徹底し、チーム内で一貫性を保つためにも非常に有効です。」

 

ユニット・リントチェックでチェックする主なものは、不完全または冗長な組み合わせ回路と順序回路の特定（およびそのセンシティビティの表示）、不完全または冗長な条件文と意図しないラッチの特定、FSMコーディングの正確性確認（デッドロックステートや到達不能なステートなどシンプルなケースの削除など）、基本的なX伝搬チェック、（符号やビット幅のエラーにつながる）データ変換コードのエラーの特定、および合成可能なコードで最適化の足りない部分の表示（深いプライオリティロジックや演算リソース共有）などがあります。

 

Active-HDLはWindowsベースのFPGA開発チームに向けたデザイン作成およびシミュレーション・ソリューションです。ユニット・リントチェック機能はALINT-PROがバックグラウンドで動作します。お客様が Active-HDL の Expert Edition か、ALINT-PRO のスタンドアロンライセンスをお持ちの場合だけ、ユニット・リントチェックを利用可能です。

 

Active-HDL環境内からフル機能のリントツールを起動することも出来ます。チップレベルのリントチェックは、主にクロックツリーとリセットツリーの検証、クロックとリセットドメインクロッシング（CDCとRDC）、デザインテストの容易性などの評価も含まれます。

 

Active-HDL 10.5 には色々な新機能や機能拡張が盛り込まれ、性能も最適化されています。詳細情報、チュートリアル、無料評価版のダウンロード、新機能プレゼンテーションなどについては、https://www.aldec.com/jp/products/fpga_simulation/active-hdlをご覧ください。

 

 

アルデックについて

アルデックは米国ネバダ州ヘンダーソンに本社を置く、エレクトロニクス・デザイン検証のインダストリ・リーダです。RTL設計、RTLシミュレータ、SoC/ASICエミュレーション・プロトタイピング、デザインルールチェック、CDC/RDC検証、IPコア、要求ライフサイクル管理、DO-254機能検証、組込みソリューション、ハイパフォーマンスコンピューティングおよび軍事／航空宇宙向けソリューションといったパテントを取得したテクノロジを提供しています。 www.aldec.com