Embedded WorldのAldecとCodasip：RISC-Vコアを使用してカスタムインストラクションを検証するための統合UVMシミュレーション環境を紹介

Nuremberg, Germany – 2020年2月19日 – HDL混在言語シミュレーションとFPGAおよびASICのハードウェア・アシステッド・ベリフィケーションのパイオニアであるAldec、Inc.（以下「アルデック」）は、2020年2月25～27日にドイツのニュルンベルクで開催されるEmbedded Worldに出展します。そこで、アルデックとCodasipはRISC-Vコアでカスタム命令を検証するための統合UVMシミュレーション環境の紹介を行います。

 

アルデックのRiviera-PRO™とCodasip’s Studio™を統合することにより、RTL実装レベルでのカスタムインストラクションの検証は、RISC-Vプロセッサを展開するための非常に強力なプラットフォームになります。

• Studioでは、次のことができます
  
  • RISC-Vアーキテクチャを記述し、CodAL高水準言語を使用してカスタムインストラクションを追加
  • パイプラインの変更
  • ランダム命令ジェネレーターを構成
  • HDK、SDK、RTL実装およびC ++参照モデルとUVM環境を自動生成
  • RTLシミュレーションを開始
  • ブレークポイントのセットアップ
  • デバッグ
• Riviera-PROでは、次のことができます
  • RTLシミュレーションおよびデバッグアプリケーションとコアアーキテクチャの実行
  • シミュレーション波形の検査
  • UVM GraphとToolboxを使用して、UVMコンポーネント、オブジェクトのグラフィカル表示、およびそれらの間のトランザクションレベルモデリング（TLM）接続のグラフィカル表示で、テストベンチアーキテクチャとデータフローに関する全体的な視点を提供
  • コードカバレッジを使用して、RTL実装コードのさまざまな部分を実行するためのUVMテストの効率を解析
    

 

アルデックのマーケティングディレクター、Louie De Lunaは次のように述べています：
「プロセッサIPにカスタムインストラクションを追加できることは、オープンソースのRISC-V ISAの注目すべきアドバンテージです。カスタム命令は、より少ないコード量でより高いパフォーマンスをもたらし、特定の組込みアプリケーションをターゲットとするコアを最適化することに役立ちます。 RISC-Vを使用して新しい検証の課題に対処するため、Codasipとの協力を継続することを楽しみにしています。」

 

CodasipのCEO、KarelMasaříkは次のように述べています：
「RISC-V ISAベースのプロセッサファミリの可変性は、デザインフローに新たな課題をもたらします。特に、IPおよびSoCの検証には、生産性向上ツールとデザインへのシームレスな統合が必要になります。アルデックのシミュレーションおよびコードカバレッジ効率解析と組合わされた汎用UVM手法は、
希望するRISC-Vコア拡張を追加し、競合他社よりも迅速にコアをカスタマイズするのに役立ちます。」

 

アルデックブース＃4-560およびCodasip ブース＃3A-536（RISC-Vブース、pod 13）でデモや説明を行っています

 

Codasipについて

Codasipは最先端のプロセッサIPおよびハイレベルのデザインツールを提供し、ASIC設計者にRISC-VオープンISAのすべての利点と、プロセッサIPを自動的に最適化する独自の機能を提供します。 RISC-V Foundationの創設メンバーであり、LLVMおよびGNUベースのプロセッサソリューションの長期的なサプライヤとして、Codasipは組み込みプロセッサのオープンスタンダードに取り組んでいます。 www.codasip.com

 

アルデックについて

アルデックは米国ネバダ州ヘンダーソンに本社を置く、エレクトロニクス・デザイン検証のインダストリ・リーダです。RTL設計、RTLシミュレータ、SoC/ASICエミュレーション・プロトタイピング、デザインルール・チェック、CDC/RDC検証、IPコア、要求ライフサイクル管理、DO-254機能検証、組込みソリューション、ハイパフォーマンスコンピューティングおよび軍事／航空宇宙向けソリューションといったパテントを取得したテクノロジを提供しています。www.aldec.com