アルデックはDO-254プロジェクト向けにカスタマイズ可能なツールクオリフィケーションデータパッケージをALINT-PRO™に追加

Henderson, NV, USA – 2020年6月30日 – HDL混在言語シミュレーションとFPGAおよびASICのハードウェア・アシステッド・ベリフィケーションのパイオニアであるAldec, Inc.（以下「アルデック」）は、ALINT-PRO™にカスタマイズ可能なツール認定データパッケージを追加して、DO-254ガイダンスに基づくデザイン保証レベル（DAL : Design Assurance Levels）AおよびBを必要とするプロジェクトでのツール使用を認定する際の時間を大幅に節約しました。

 

FPGA などの複雑なデバイスを使用するアビオニクスシステムメーカーは、システム承認を受けるために、特定のRTCA/DO-254プロセス目標を満たす必要があります。DO-254 では、FPGAデザインの複雑さに見合ったHDL コーディング標準を定義し、それに従うことを推奨しています。HDLコーディング標準を自動的に実施するために、リンティングツールを使用することが認められており、DO-254ユーザグループによっても提案されています。このようなツールを使用すると、デザインレビューがより効果的で、より信頼性が高く、はるかに高速になります。

 

DAL AおよびBの唯一の要件は、リントツールなどの検証ツールがデザインエラーを検出し、機能的に意図した通りに動作することをユーザーが証明しなければならないということです。アルデックは、RTCA/DO-254ガイダンスに記載されているツールアセスメントとクオリフィケーションプロセスに沿って、基本ツールのクオリフィケーションプロセスを実装し、実行できるようにしています。

 

このたび、アルデックは基本ツールのクオリフィケーションプロセスのためのカスタマイズ可能なクオリフィケーションパッケージを提供することになりました。

 

データパッケージはカスタマイズ可能で、ユーザーの要求を満たす準備ができており、ALINT-PROがユーザーによって選択されたコーディング標準（ALINT-PROに含まれているもの、またはユーザーがツールにマッピングしたもの）を適用できることを証明します。このパッケージには、自動化されたテストスイートと包括的なドキュメントが含まれています。ユーザーが唯一行う作業は、意図した環境でテストスイートを実行し、テスト結果と環境情報を含むドキュメントを完成させることです。

 

コンサルティング FAA 指定技術者（DER : Designated Engineering Representative）のTom Ferrellのコメント：
「この資格パッケージは、申請者のALINT-PROに対するDO-254に必要な基本ツールクオリフィケーションのパフォーマンスを大幅に加速させるものです。ルールベースのテストは明確に定義されており、ツールに組み込まれている柔軟性により、申請者のコーディング標準に明確かつ簡単に合わせることができます。 全体的にDO-254ツールスペースへの大きな追加です。」

 

アルデックのDO-254プログラムマネージャー Janusz Kitelは次のように付け加えています:
「ALINT-PROを使用してコーディング標準を実施することの最も重要な利点の1つは、マニュアルレビューを実行する場合と比較して大幅に時間を節約できることです。ただし、ツールが正しく機能することを手作業で証明する必要がないため、ユーザーはさらに時間を節約できると考えます。これにはかなりの時間がかかる可能性があります。」

 

アルデックは、コードカバレッジ、HDLシミュレーション、ハードウェアテスト・プラットフォーム、HDLコーディング標準のベストプラクティスを含むDO-254準拠のために使用されるすべてのツールの独立した評価パスとツールクオリフィケーションデータパッケージを提供することで、この分野でDO-254ユーザをサポートし続けています。

 

Kitelは次のように結論付けています：
「我々はベリフィケーションカンパニーとして、検証ツールが意図したとおりに機能することを検証することの重要性、および一連の手作業を必要としますが常に存在していることを証明および記録する能力を認識してきました。DO-254認証を必要とするプロジェクトに従事するエンジニアの貴重な時間を意識し、ツールクオリフィケーションは必要ではあるが時間のかかる作業であることを認識し、当社のクオリフィケーションパッケージは大きなメリットがあると考えています。」

 

 

ALINT-PROについて

ALINT-PRO™は、VHDL、Verilog、およびSystemVerilogで記述されたRTLコードの設計検証ソリューションであり、コーディングスタイルと命名規則、RTLと合成後のシミュレーションの不一致、スムーズで最適な合成、設計後半における問題回避、クロック/リセットツリー問題、CDC、DFT、および移植性と再利用のためのコーディングの検証にフォーカスしています。このソリューションは、RTLおよびSDC™ソースファイルに基づいて静的解析を実行し、デザインサイクルの早い段階で重要なデザインの問題を明らかにすることで、デザインのサインオフ時間を劇的に短縮します。

 

About Aldec

アルデックは米国ネバダ州ヘンダーソンに本社を置く、エレクトロニクス・デザイン検証のインダストリ・リーダです。RTL設計、RTLシミュレータ、SoC/ASICエミュレーション・プロトタイピング、デザインルールチェック、CDC/RDC検証、IPコア、要求ライフサイクル管理、DO-254機能検証、組込みソリューション、ハイパフォーマンスコンピューティングおよび軍事／航空宇宙向けソリューションといったパテントを取得したテクノロジを提供しています。www.aldec.com