HDL/テキスト/ブロックダイアグラム/ステートマシン・エディタ

Category : デザイン・エントリおよびドキュメンテーション

Active-HDLでは、色々な種類の記述を混ぜてデザインすることができます。デザインは、テキストのHDLコードや、ブロック・ダイアグラム、ステート・ダイアグラムなどで作れます。

HDLエディタ - 書式なしのテキスト・エディタに、VHDL/Verilog/SystemC/SystemVerilogなどの言語テンプレートを付け、キーワード、色付け、オートコンプリート、言語のハイパーリンク付きリファレンス・マニュアル、マルチ・ウィンドウのワークスペースなど、充実した言語サポートを付け加えたエディタです。

ステート・マシン・エディタ - 複雑で階層的なFSMダイアグラムを作れるツールです。ダイアグラムは自動的に等価なHDLソースコードやテストベンチに返還できます。

ブロック・ダイアグラム・エディタ - グラフィカル (スケマティック)・デザイン・エントリ・ツールです。HDLデザインの大部分が構造化されていれば、ソースコードで入力するより、ブロック・ダイアグラムとして記述する方が簡単です。エディタで入力したダイアグラムは、ブロック・ダイアグラム・エディタが自動で構造化されたVHDLかVerilog, またはEDIFネットリストに変換します。ブロック・ダイアグラム・エディタはFPGAメーカーのリリースしているプリミティブ・シンボル・ライブラリを予め組み込んでいます。