アルデックのActive-HDL、有力EDAツールとしてFPGA設計賞を再び受賞

 

Henderson, NV – 2013年8月26日 – アルデックの提供する、デザイン作成・ドキュメンテーション・コードカバレッジ・シミュレーションを強く統合したオールインワンのソリューションであるActive-HDLは、China Electronics News (中国电子报/CEN) の選ぶ2013 Excellence Award - FPGA Toolを受賞しました。今回の受賞は4年連続となります。半導体業界にもっとも貢献したものを表彰するこの栄誉ある賞は、中国で開かれた第5回FPGA Industry Development Forumで発表されました。

 

アルデックのソフトウェア部門プロダクトマネージャ、Satyam Janiのコメント：「Active-HDLは1997年の発表以来素晴らしく進化し、今でもFPGA設計者にとって最適なツールです。アルデックがこの名誉ある賞を受賞したことは、この製品へ継続的に投資し、増え続けるFPGA設計業界からの要望に応えてきたことの証です。」

 

今回は次の企業が表彰されました。

 

 

2013 Excellence Award - FPGA Toolsを受賞したことは、アルデックのデザイン・ベリフィケーション・プラットフォームが、従来のASICレベルの規模を持つ現在のFPGAデバイスを効率的に設計するのに必要なツールをすべて備えた、強力なソリューションであると認められたということです。アルデックのツールは、デザインエントリとドキュメンテーションのツール、高性能シミュレーション、そして主要なデザインオブジェクトを分析・可視化できる強力なデバッギングツールなどを持ち、開発プロセス全体で利用することができます。アルデックはアサーション言語、高機能コードおよびファンクショナルカバレッジ解析などの包括的サポートや、最新のHDL/HVL規格への対応を固く約束し、お客様がEDA業界の主導する言語やメソドロジに本来の意味で依存せずにすむようにしています。

 

供給状況

評価版の無償ダウンロードなど、Active-HDLについてさらに詳しく知りたい方は、www.aldec.com/Products/Active-HDLをご覧ください。評判の良いActive-HDLの紹介ビデオはwww.youtube.com/user/aldecincで視聴できます。

 

アルデックについて

アルデック（本社 Henderson, Nevada）は、エレクトロニクス・デザイン検証のインダストリ・リーダです。RTLデザイン作成、RTLシミュレータ、ハードウェア・アシステッド検証、デザインルールチェック、IPコア、DO-254機能検証および軍事／航空宇宙向けソリューションといったパテントを取得したテクノロジを提供しています。 www.aldec.com